DIALOG(R) File 352: Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

XRPX Acc No: N02-505080

Active matrix liquid crystal display device for computer, has odd and even pixels that are connected to respective signal line groups and scanning line in specified direction

Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 2002214645 A 20020731 JP 200112753 A 20010122 200269 B

Priority Applications (No Type Date): JP 200112753 A 20010122 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes
JP 2002214645 A 7 G02F-001/1368

Abstract (Basic): JP 2002214645 A

NOVELTY - The odd pixels are connected to a signal line group and even pixels are connected to another signal line group in Y direction. The nth pixel and the (n-1)th pixel are connected to a same scanning line, where n' is an integer.

USE - For computer, television.

ADVANTAGE - Reduces the signal line drive electric power to half, by increasing the ON time of the switching element and the margin of the charging time.

DESCRIPTION OF DRAWING(S) - The figure shows the block diagram of the active matrix liquid crystal display device. (Drawing includes non-English language text).

pp; 7 DwgNo 1/7

Title Terms: ACTIVE; MATRIX; LIQUID; CRYSTAL; DISPLAY; DEVICE; COMPUTER; ODD; EVEN; PIXEL; CONNECT; RESPECTIVE; SIGNAL; LINE; GROUP; SCAN; LINE;

SPECIFIED; DIRECTION

Derwent Class: P81: P85: T04: U14: W03

International Patent Class (Main): G02F-001/1368

International Patent Class (Additional): G02F-001/133; G09G-003/20;

G09G-003/30; G09G-003/36 File Segment: EPI; EngPI

ACTIVE MATRIX DISPLAY Patent Number: JP2002214645 Publication date: 2002-07-31 FURUBAYASHI YOSHINORI Inventor(s): MATSUSHITA ELECTRIC IND CO LTD Applicant(s): Requested Patent: ☐ <u>JP2002214645</u> Application Number: JP20010012753 20010122 Priority Number(s): IPC Classification: G02F1/1368; G02F1/133; G09G3/20; G09G3/30; G09G3/36 EC Classification: Equivalents: **Abstract** PROBLEM TO BE SOLVED: To provide an active matrix display which is easily adaptable to higher definition. SOLUTION: The on-time of a switching element can be doubled, the margin of a charging time can be made larger and also the signal line driving electric power can be reduced by half by making the signal line have a divided wiring structure. Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2002 — 214645

最終頁に続く

(P2002-214645A) (43)公開日 平成14年7月31日(2002.7.31)


| (51) Int. Cl. 7 | | 識別記号 | | FΙ | | | | テーマコート | '(参考 | |
|-----------------|--------|------------------|-----------|----------------------|--------|----------|------------|---------|-------|------|
| G02F | 1/1368 | | | G02F | 1/1368 | | | | 2H092 | |
| | 1/133 | 550 | | | 1/13 | 3 | 550 | | 2H093 | |
| G09G | 3/20 | 611 | | G09G | 3/20 | | 611 622 | A | | |
| | | 622 | | | | | | L | | |
| | | | | | | | 622 | P | • | |
| | | | 審査請求 | 未請求 | 請求 | 項の数16 | OL | (全7 | 頁) 最終 | 頁に続く |
| (21)出願番号 | | 特願2001-12753(P20 | 01-12753) | (71)出願人 000005821 | | | | | | |
| | | | | | | 松下電器 | 産業株 | 式会社 | | |
| (22)出願日 | | 平成13年1月22日(200 | 1.1.22) | | | 大阪府門 | 真市大 | 字門真1 | 006番地 | |
| | | | | (72)発明者 古林 好 大阪府門 | | 則 | | | | |
| | | | | | | 真市大 | 字門真1 | 006番地 松 | 下電器 | |
| | | | | 産業株式会 | | | 会社内 | | | |
| | | | | (74)代 | 理人 | 10009744 | 15 | | | |
| | | | | | | 弁理士 | 岩橋 | 文雄 | (外2名) | |
| | | | | | | | | | | |
| | | | | | | | | | | |
| | | | | | | | | | | |
| | | | | | | | | | | |
| | | | | | | | | | | |

(54) 【発明の名称】アクティブマトリックス表示装置

(57)【要約】

【課題】 画素数の増加に伴なうアクティブマトリックス液晶表示装置の電力増加と充電時間の減少という問題を解決し、高精細化への対応が容易なアクティブマトリックス表示装置を提供する。

【解決手段】 信号線を分割配線構成とすることで、スイッチング素子のオン時間を倍増し、充電時間のマージンを大きくすると共に信号線駆動電力を半減することができる。



【特許請求の範囲】

【請求項1】 X方向にm個、Y方向にn個の画素をマ トリックス状に配置し、各画素は画素電極とスイッチン グ素子から構成され、前記スイッチング素子を介して画 素電極への電圧の印加を制御する信号線と走査線がそれ ぞれY方向とX方向に配線されたアクティブマトリック ス表示装置であって、Y方向に1, 3, 5, ・・・番目 の画素は第1の信号線群に、2,4,6,・・・番目の 画素は第2の信号線群にそれぞれ接続し、1及び2番目 の画素、3及び4番目の画素、5及び6番目、・・・、 10 (n-1)およびn番目の画素がそれぞれ同一の走査線に接続 され、少なくとも2m本の信号線を有することを特徴と するアクティブマトリックス表示装置。

1

【請求項2】 画素の両側に第1の信号線と第2の信号 線を配置することを特徴とする請求項1記載のアクティ プマトリックス表示装置。

【請求項3】 第1の信号線群と第2の信号線群を共通 の駆動装置に接続することを特徴とする請求項1記載の アクティブマトリックス表示装置。

【請求項4】 第1の信号線群と第2の信号線群をそれ 20 ぞれ第1の駆動装置および第2の駆動装置に接続するこ とを特徴とする請求項1記載のアクティブマトリックス 表示装置。

【請求項5】 第1の駆動装置と第2の駆動装置が画素 領域の両側になるよう配置することを特徴とする請求項 4記載のアクティブマトリックス表示装置。

【請求項6】 画素電極に液晶素子が接続されているこ とを特徴とする請求項1記載のアクティブマトリックス 表示装置。

【請求項7】 液晶素子が反射型であることを特徴とす 30 る請求項1記載のアクティブマトリックス表示装置。

画素電極に発光素子が接続されているこ 【請求項8】 とを特徴とする請求項1記載のアクティブマトリックス 表示装置。

【請求項9】 スイッチング素子が薄膜トランジスタで あることを特徴とする請求項1記載のアクティブマトリ ックス表示装置。

【請求項10】 X方向にm個、Y方向にn個の画素を マトリックス状に配置し、各画素は画素電極とスイッチ ング素子から構成され、前記スイッチング素子を介して 40 画素電極への電圧の印加を制御する信号線と走査線がそ れぞれY方向とX方向に配線されたアクティブマトリッ クス表示装置であって、Y方向に2つの領域に分割し、 一方の領域の画素は第1の信号線群に、他方の領域の画 素は第2の信号線群にそれぞれ接続し、少なくとも2m 本の信号線を有することを特徴とするアクティブマトリ ックス表示装置。

【請求項11】 第1の信号線群に接続された画素は第 1の走査線群に接続し、第2の信号線群に接続された画 素は第2の走査線群に接続することを特徴とする請求項 50 h、信号線の最大駆動電圧をVsppとすると、m本の信

10記載のアクティブマトリックス表示装置。

【請求項12】 第1の信号線群に接続された画素は第 1および第3の走査線群に接続し、第2信号線群に接続 された画素は第2および第3の走査線群に接続すること を特徴とする請求項10記載のアクティブマトリックス 表示装置。

【請求項13】 画素電極に液晶素子が接続されている ことを特徴とする請求項10記載のアクティブマトリッ クス表示装置。

【請求項14】 液晶素子が反射型であることを特徴と する請求項10記載のアクティブマトリックス表示装 置。

【請求項15】 画素電極に発光素子が接続されている ことを特徴とする請求項10記載のアクティブマトリッ クス表示装置。

【請求項16】 スイッチング素子が薄膜トランジスタ であることを特徴とする請求項10記載のアクティブマ トリックス表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンピュータの画 像やテレビジョンの映像等を表示するためのアクティブ マトリックス液晶表示装置に関するものである。

[0002]

【従来の技術】近年、液晶表示装置(LCD)は、薄 型、省電力といった特徴から注目され、より一層の高精 細化、省電力化の要求が高まっている。

【0003】図6に従来のアクティブマトリックス液晶 表示装置の構成図を示す。図6において、10は表示領 域部であり、走査線G1, G2, G3, G4, ・・・, Gn-1, Gnと、信号線S1, S2, S3, S4, ・・・Smとの 交差部の各画素にスイッチング素子11と液晶素子12 とが配置され、各走査線は走査線駆動回路20に接続さ れ、各信号線は信号線駆動回路30に接続されている。

【0004】図7は従来のアクティブマトリックス液晶 表示装置の動作タイミングを示すものである。走査線駆 動回路 2 0 で各走査線 G1, G2, G3, G4, ・・・, G n-1、Gnをそれぞれ図7のV(G1)、V(G2)、V(G3)、V (G4), ・・・, V(Gn-1), V(Gn)に示すように、順次に 走査することで、1水平期間ごとに各走査線に接続され たスイッチング素子を順次選択的にオンさせて各信号線 からの信号 V(S)を各液晶素子に印加して表示を行う。 ここで、フリッカを抑制するため隣接する画素で印加電 圧の極性を異ならせるため、信号線の駆動電圧は1水平

[0005]

【発明が解決しようとする課題】このような従来のアク ティブマトリックス液晶表示装置では、1つの信号線の 容量をCs、1水平期間つまり各走査線のオン期間をt

期間毎に反転させるのが一般的である。

2

号線の最大駆動電力Pは式P=m×Cs×Vspp×Vspp /(2×th)で表せる。ここで、thはフレーム周期と オプラ 走査線数によって決まるが、フリッカの発生を抑制する おいて ためにフレーム周期は任意に設定することが困難である ため、走査線数の増加に伴なってthは短くなる。また Csは走査線との交差の数に依存する。したがって、高 精細化に伴ない画素数が増加すると信号線数mと走査線 11を 数 nが大きくなり、電力Pが大きくなる。また、thが 成して 短くなることから液晶素子への充電時間が短くなり、ス イチング素子11の性能の向上が必要となるという問題 10 いる。を有していた。 【00

【0006】本発明は上記従来の問題点を解決するもので、画素数の増加に伴なう電力の増加を抑制すると共に、画素の液晶素子への充電時間を長くするアクティブマトリックス表示装置を提供することを目的とする。 【0007】

【課題を解決するための手段】この目的を達成するため に本発明のアクティブマトリックス表示装置は、X方向 にm個、Y方向にn個の画素をマトリックス状に配置 し、各画素は画素電極とスイッチング素子から構成さ れ、スイッチング素子を介して画素電極の印加を制御す る信号線と走査線がそれぞれY方向とX方向に配線され たアクティブマトリックス表示装置であって、Y方向に 1, 3, 5, ・・・番目の画素は第1の信号線群に、 2, 4, 6, ・・・番目の画素は第2の信号線群にそれ ぞれ接続し、1及び2番目の画素、3及び4番目の画 素、5及び6番目の画素、・・・、(n-1)及びn番目の画 素がそれぞれ同一の走査線に接続され、少なくとも2m 本の信号線を有することを特徴として構成されている。 【0008】上記構成により、同一画素数では、信号線 30 の駆動周期とスイッチング素子のオン時間を2倍にする ことができ、電力の削減と画素への書き込みマージンの 拡大が可能となる。

【0009】また、X方向にm個、Y方向にn個の画素をマトリックス状に配置し、各画素は画素電極とスイッチング素子から構成され、前記スイッチング素子を介して画素電極の印加を制御する信号線と走査線がそれぞれY方向とX方向に配線されたアクティブマトリックス表示装置であって、Y方向に2つの領域に分割し、一方の領域の画素は第1の信号線群に、他方の領域の画素は第402の信号線群にそれぞれ接続し、少なくとも2m本の信号線を有することを特徴として構成されている。

【0010】上記構成により、電力の削減と画素への書き込みマージンの拡大を行うと共に、信号線数の増加に伴なう有効表示領域の減少を抑止することが可能となる。

[0011]

【発明の実施の形態】 (発明の実施の形態1)以下、本発明の実施の形態について図面を参照しながら説明する。

【0012】図1に本発明の実施の形態に係わるアクティプマトリックス液晶表示装置の構成図を示す。図1において、10は表示領域部であり、走査線GI, G2, G3, G4, ・・・, Gn/2と、信号線SU1, SU2, SU3, SU4, ・・・SUm, SD1, SD2, SD3, SD4, ・・・SDmとの交差部の各画素にスイッチング素子11と液晶素子12とが配置され図5と同じ画素数を構成している、各走査線は走査線駆動回路20に接続され、各信号線は信号線駆動回路30,31に接続されている。

【0013】図2は本実施形態のアクティブマトリックス液晶表示装置の動作タイミングを示すものである。走査線駆動回路20で各走査線G1, G2, $\cdot\cdot\cdot$, Gn/2をそれぞれ図2のV(G1), V(G2), $\cdot\cdot\cdot$, V(Gn/2)に示すように、順次に走査することで、1水平期間ごとに各走査線に接続されたスイッチング素子を順次選択的にオンさせて各信号線からの信号V(SU), V(SD)を各液晶素子に印加して表示を行う。

【0014】ここで、従来の構成におけるスイッチング 素子のオン時間をthとすると、本実施形態ではその時間が2倍の2×thになる。したがって液晶素子への書き込み時間のマージンが大きくなる。また各信号線の容量は走査線数が半減するのでCs/2であるが信号線数が倍増するので、信号線駆動電力はP=2×m×Cs/2×Vspp×Vspp/(2×2×th)=m×Cs×Vspp×Vspp/(4×th)となり、図6の構成にくらべ半減することが可能となる。また、フリッカを抑制するため隣接画素の印加電圧の極性を反転させるとすると、従来であれば図7に示すように1垂直期間の中で1水平期間30毎に信号線駆動電圧V(SU),V(SD)は図2に示すように1垂直期間にわたって極性が変化しないので、さらに電力が低減され上式以下の電力になる。

【0015】また、信号線は図1に示すように画素の両側に配置することにより、信号線間の交差点を無くすことが可能となり、信号線容量の増加が阻止できる。さらに反射型の液晶素子や、エレクトロルミネッセンスなどの発光素子を用いることにより信号線の増加に伴なう有効表示画素領域の減少が回避できる。

【0016】(発明の実施の形態2)以下、本発明の第2の実施の形態について図面を参照しながら説明する。図3は本発明の第2の実施の形態を示すアクティブマトリックス液晶表示装置の構成図である。

【0017】図3において、10は表示領域部であり、 走査線G1, G2, G3, G4, ・・・, Gnと、信号線S U1, SU2, SU3, SU4, ・・・SUm, SD1, SD 2, SD3, SD4, ・・・SDmとの交差部の各画素にス イッチング素子11と液晶素子12とが配置され図5と 同じ画素数を構成している。各走査線は走査線駆動回路 50 20に接続され、各信号線は信号線駆動回路30,31 に接続されている。

【0018】図4は本実施形態のアクティブマトリック ス液晶表示装置の動作タイミングを示すものである。走 査線駆動回路20で各走査線G1, G2, ・・・, Gnを それぞれ図2のV(G1), V(G2), ・・・, V(Gn)に示す ように、順次に走査することで、1水平期間ごとに各走 査線に接続されたスイッチング素子を順次選択的にオン させて各信号線からの信号 V(SU), V(SD)を各液晶素子 に印加して表示を行う。

素子のオン時間を thとすると、本実施形態ではその時 間が2倍の2×thになる。したがって液晶素子への書 き込み時間のマージンが大きくなる。また各信号線の容 量は走査線数が半減するのでCs/2であるが信号線数 が倍増するので、信号線駆動電力は

 $P = 2 \times m \times C \text{ s} / 2 \times V \text{spp} \times V \text{spp} / (2 \times 2 \times t \text{ h})$ $=m\times C \times V \operatorname{spp} \times V \operatorname{spp} / (4\times t h)$

となり、図6の構成にくらべ半減にすることが可能とな る。

【0020】また、図5に示すように、表示領域をY方 20 向に分割する境界位置を信号線毎に(X方向に沿って) 異なる構成にすることにより、上下分割した表示領域間 で発生するかもしれない輝度差を緩和することが可能と なる。この構成では、上側領域の画素(上側信号線駆動 回路30に接続された画素)の大部分は第一の走査線群 (G1~Gn/2-1) に接続され、下側領域の画素(下側信 号線駆動回路31に接続された画素)の大部分は第二の 走査線群 (Gn/2+2~Gn) に接続されるが、分割境界 近辺では、上側領域の画素の一部、および下側領域の画 素の一部は第三の走査線群(Gn/2、Gn/2+1)に接続さ 30 れている。

【0021】なお、第1の発明の実施の形態において、 信号線駆動回路を30と31に分離して表示領域の両側 に配置する構成としたが、この構成に限定されるもので はなく、信号線駆動回路30と31を表示領域の一方に 配置してもよく、また同一の駆動回路で駆動する構成に してもよい。

[0022]

【発明の効果】以上説明したように、本発明によれば、 信号線を分割配線構成とすることで、スイッチング素子 のオン時間を長くし、充電時間のマージンを大きくする と共に信号線駆動電力を半減することができ、高精細化 による画素数の増加に対応が容易になり、またパネルの 【0019】ここで、従来の構成におけるスイッチング 10 大型化による寄生抵抗、寄生容量の増加に対してもスイ ッチング時間を倍増できることから、影響を小さくする ことができ、その実用的効果は大きい。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるアクティブ マトリックス液晶表示装置の構成図

【図2】本発明の第1の実施の形態におけるアクティブ マトリックス液晶表示装置の動作タイミングチャート

【図3】本発明の第2の実施の形態におけるアクティブ マトリックス液晶表示装置の構成図

【図4】本発明の第2の実施の形態におけるアクティブ マトリックス液晶表示装置の動作タイミングチャート


【図5】本発明の第2の実施の形態におけるアクティブ マトリックス液晶表示装置の構成図


【図6】従来の実施の形態におけるアクティブマトリッ クス液晶表示装置の構成図


【図7】従来の実施の形態におけるアクティブマトリッ クス液晶表示装置の動作タイミングチャート


【符号の説明】

- 10 表示領域部
- 11 スイッチング素子
- 12 液晶素子
- 20 走査線駆動回路
- 30,31 信号線駆動回路










[図6]



フロントページの続き

| (51) Int. Cl. 7 | | 識別記号 | FΙ | | テーマコード(参考) |
|-----------------|------|-------|---------|------|------------|
| G 0 9 G | 3/20 | 6 2 3 | G 0 9 G | 3/20 | 6 2 3 U |
| | | | | | 6 2 3 W |
| | 3/30 | | | 3/30 | Ј |
| | 3/36 | | | 3/36 | |

Fターム(参考) 2H092 JA24 NA30

2H093 NA16 NA31 NA41 NC12 NC34

ND10 ND39

5C006 AA01 AC28 BB14 BB16 BC03

BC12 BC20 BF34 EB05 FA22

FA23 FA47

5C080 AA06 AA10 BB05 CC06 DD05

DD06 DD26 EE19 FF11 FF13

JJ02 JJ03 JJ04